Global Informatics
Схема И регулятора будет выглядеть следующим образом:
Мы видим, что при Т=1с, ошибка I1=
=0.210 , Туст=10с
Графики будут следующие:
Минимизируем ошибку I2=
Схема будет следующей:
Мы видим, что при Т=50с, I2=
, Туст=100с
Графики будут следующие:
Статья в тему
Синтез блока управления операции сложения в арифметико-логическом устройстве
Абстрактный синтез включает в себя разработку алгоритма работы автомата и
составление его формального описания в виде автоматных таблиц или в виде графа
переходов. Алгоритм наиболее удобно и наглядно представлять в виде блок-схем.
Разработка алгоритмов и блок-схем является наиболее тв ...