Global Informatics
Схема И регулятора будет выглядеть следующим образом:
Мы видим, что при Т=1с, ошибка I1==0.210 , Туст=10с
Графики будут следующие:
Минимизируем ошибку I2=
Схема будет следующей:
Мы видим, что при Т=50с, I2=, Туст=100с
Графики будут следующие:
Статья в тему
Усилительный каскад на биполярном транзисторе
Целью данной работы является расчет и проектирование усилительного каскада на биполярном транзисторе со следующими заданными параметрами:
1. Диапазон рабочих частот 2. Допустимые частотные искажения 3. Сопротивление источника сигнала и нагрузки 4. Коэфф ...