Global Informatics
Расчет общей площади SΣ, занимаемой пленочными элементами, проводниками и контактными площадками:
SS= SRI + SCG + Sпр + SQпл ,
где SRI, SCG, Sпри SQпл - общие площади резисторов, конденсаторов, проводников и контактных площадок.
SS= ![]()
+ ![]()
+ 1,694 + 0,04028 = 1,974033808см2
Определяем необходимую площадь Sп подложки:
Sп = SS/ks,
Где ks = (0,4 .0,6) - выбираемый коэффициент использования подложки.
Sn =2*1,974033808/0,4=10см2
Из табл. 1.3 по данным расчетов выбран ближайший типоразмер подложки: № 4 (48×30 мм, S = 14,4см2).
Статья в тему
3D-MID области применения и технологии производства
В 80-х годах прошлого века 3D литые монтажные основания (3D molded
interconnect devices, 3D-MID) были провозглашены прорывом в электронике, даже
высказывались ожидания, что они заменят печатные платы. Но тогда прорыва не
произошло, что во многом объяснялось несовершенством технологии ...