Global Informatics
Для расчета полной задержки следует сложить соответствующие значения:А = 15.3 (база) + 0.113*50 = 20.95 bt= 42.0 + 0.113*50 = 47.65 bt= 42.0 + 0.113*50 = 47.65 bt= 42.0 + 0.113*50 = 47.65 bt= 165.0 + 0.113*50 = 170.65 bt= PDVА + PDVB + PDVC + PDVD + PDVE =334.55 bt
Вычисленное значение суммарной задержки меньше максимально допустимого, делаем вывод о соответствии проектируемой сети требованиям IEEE 802.3
Статья в тему
Технология изготовления диффузионых резисторов на основе кремния
Одним
из основных достижений микроэлектроники является создание на основе
фундаментальных и прикладных наук новой элементной базы интегральных микросхем.
Развитие
вопросов проектирования и совершенствование технологии позволило в короткий
срок создать высоко интегрированные функци ...