Global Informatics
Для расчета полной задержки следует сложить соответствующие значения:А = 15.3 (база) + 0.113*50 = 20.95 bt= 42.0 + 0.113*50 = 47.65 bt= 42.0 + 0.113*50 = 47.65 bt= 42.0 + 0.113*50 = 47.65 bt= 165.0 + 0.113*50 = 170.65 bt= PDVА + PDVB + PDVC + PDVD + PDVE =334.55 bt
Вычисленное значение суммарной задержки меньше максимально допустимого, делаем вывод о соответствии проектируемой сети требованиям IEEE 802.3
Статья в тему
Цифровые устройства и микропроцессоры
Современный этап развития вычислительной техники характеризуется разработкой микропроцессорных средств. Микропроцессоры (МП) используются в качестве элементной базы для реализации устройств обработки данных. При этом каждая сфера применения МП предъявляет свои специфические требования к и ...